Dat de ontwikkel- en productie trein van Intel niet te stuiten is vindt ik ook logisch, sinds ze het Tick-Tock model gebruiken gaat het ook erg snel bij ze. Aangezien ze ook niet zo op hun centjes hoeven te letten zoals bij AMD.
Tick-Tock voor de mensen die niet weten wat ik bedoel:
Intel wil Iedere 2 jaar een nieuwe architectuur uitbrenge en ook iedere 2 jaar de huidige architectuur het procedé verkleinen, dit doen ze dan om en om.
zoek maar even op google voor een afbeelding over het model van Intel.
Edit:
@ spNk, ze hebben het over de komende architectuur Nehalem deze zal dus Quickpath ondersteunen wat dus waarschijnlijk het einde zal worden voor de FSB. Nadeel is dan ook nog dat Intel met een native quadcore zal komen.
[Reactie gewijzigd door QinX]
AMD gebruikt eveneens tik-tak... (k8, 65nm, k10, 45nm) Het is geen magisch wondermiddel maar een methode om veranderingen te spreiden zodat optredende probemen eenvoudiger geisoleerd kunnen worden.
En dus nog een AMD vinding die terug vloeit naar Intel om hernoemt te worden, AMD64&Hypertransport werd EMT64&Quickpath.
Dat doet niet af dat het 2-3 jaar in de toekomst ligt en er dus van alles veranderen kan.
En dus nog een AMD vinding die terug vloeit naar Intel om hernoemt te worden, AMD64&Hypertransport werd EMT64&Quickpath.
Veel technieken die AMD in zijn processoren heeft zitten zaten in de jaren negentig al in de Alpha processor. Zaken als een geintegreerde geheugencontroller, out of order execution, simultanious multithreading (ook wel bekend als Intel's hyperthreading), een SIMD vector eenheid. Dat waren echter ook lang niet allemaal originele vindingen, al was de Alpha wel de eerste processor die dergelijke technieken op de markt bracht.
Feit is dat de basis voor chips al vanaf de jaren 60 in ontwikkeling is. Veel van de ideeen die toen bedacht waren waren te ingewikkeld om te implementeren. Dit wordt nu wel mogelijk, en dus worden ze nu pas gebruikt. Dat Intel hiermee achter loopt op AMD is een feit, maar laten we niet doen alsof AMD dat zelf heeft bedacht.
Kan zijn, maar tussen een idee, en de daarwerkelijke implementatie zit nog een lange weg. Kijk maar naar de Intel Itanium, die nog heel veel meer iedeeen uit dat Alpha tijdperk in zich verwerkt ziet. Zeer complexe chip, maar het duurde een heel aantal iteraties voordat al die technieken ook echte performance winst opleverde. En nog legt hij het af tegen een IBM Power6.
de Power6 en Itanium zijn mijns inziens niet te vergelijken. Power6 moet je vergelijken met Xeons en absoluut niet met itaniums.
Itanium is bedacht voor Mission Critical systemen, systemen waarvan de uptime de allerhoogste prioriteit heeft en zelfs de minste downtime al het falen van het gehele systeem kan betekenen. De reden dat de Itanium zo complex is komt meer voort uit het veelvuldige error checken dat hij doet dan uit het feit dat hij zo snel moet zijn. Het is juist die extreem geringe foutmarge waar de Itanium zijn bestaansrecht uit haalt.
Door de directe Hypertransport-link tussen de twee 'Sao Paulo'-dies op de Magny-Cours is volgens Fudzilla het benaderen en synchroniseren van elkaars L2-cache een minder tijdrovende procedure dan de oplossing van Intel waarbij de twee Core 2 Duo-dies op de processor met elkaar communiceren via de northbridge-chip. Ook wordt bij de AMD-benadering, Direct Connect Module genoemd, minder bandbreedte van de verbinding opgeslokt. Verder zien de dies van AMD's dubbele plak de twee 6MB L2-cache als één grote van 12MB.
20:30
18:45
17:21
16:47
Door 
.
.
. hoopelijk maakt die gehakt van de nehalem dat heeft AMD nodig willen ze weer zwarte cijfers neer zetten.
