Ja? En? Dus?
We zijn dan inmiddels ruim 4 jaar verder sinds de eerste Athlon64 en ruim 2 jaar verder als de eerste Dual Core. Denk je dat AMD stil gezeten heeft intussen?
Nee, ze hebben dus de shared L3 toegevoegd omdat de crossbar alleen niet voldoende was, zoals ik hierboven al zei.
Dan kun je wel leuk gaan roepen over die crossbar, maar dat is net zo dom als roepen "Ja, maar Intel heeft ook nog de FSB!" (misschien dat je het nu wat beter snapt).
Hij onderbouwt waarom hij denkt dat het met L3 icm Crossbar sneller werkt. Net als jij dat doet als je denkt dat het niet zo is.
Ik denk niks, ik weet het.
Een crossbar is gewoon niet snel genoeg om alle caches te synchroniseren. Iedereen die daar een beetje over nadenkt, begrijpt dat.
Core2 bewijst dat je zelfs met 2 cores al een behoorlijke winst kunt halen uit een shared cache tov de crossbar van de Athlon64. Met 4 cores heb je nog veel meer werk te doen om alle caches gesynchroniseerd te houden. Met alleen een crossbar ga je het dus nooit redden, ook al is ie 4 keer zo snel als de crossbar van de Athlon64. Het is gewoon geen efficiente oplossing, omdat je steeds dezelfde data opnieuw moet lezen en schrijven. Een cacheline die veranderd is in core 1 moet naar cores 2, 3, en 4 gekopieerd worden. En dit dus voor alle 4 de cores.
Nu gaat het via de L3 cache... core 1 hoeft het dus maar 1 keer te kopieren... Daarna staat het gebufferd, en kunnen de andere 3 cores het uitlezen wanneer ze willen. Core 1 kan dus verder ongestoord doorwerken.
Zie ook hier:
http://www.anandtech.com/...owdoc.aspx?i=2939&p=9
De L3-cache weet dus specifiek of er data in cachelines geshared is, en zo ja, dan houdt hij altijd een kopietje van die cacheline, zodat alle cores deze snel kunnen uitlezen.
Dit is dus veel sneller dan steeds die cachelines via de crossbar heen en weer pompen, zoals nu in de Athlon X2 gedaan wordt, en ook op multi-socket systemen.
Het grootste nadeel hierbij is dat het protocol van die crossbar niet goed met random requests om kan gaan. Zolang je grote stukken tegelijk overpompt, presteert het aardig, maar bij minder voorspelbare zaken zakt het gauw in. Dat is hopelijk verholpen met de L3-cache... Al is Intel dus een niveau hoger bezig, op L2-cache, waardoor bij Intel de best-case sneller is. Er hoeft ook minder gedaan te worden, omdat alleen de L1-cache synchroon gehouden dient te worden, en die is gewoon een stuk kleiner dan de L2-cache.
[Reactie gewijzigd door ddbruijn]
@ddbruijn:
Nee, ze hebben dus de shared L3 toegevoegd omdat de crossbar alleen niet voldoende was, zoals ik hierboven al zei.
Dus de ontwikkeling van Crossbar zelf ligt stil volgens jou. Hmm, niet dat ik weet hoor
Wat countess hierboven ook al zei:
En de barcelona een nieuwe en verbeterde crossbar krijgt met vele malen meer bandbreedte heeft als de huidige (veel meer als nodig is voor alleen geheugen en HTT
link bandbredte).
Dus die L3 is echt niet de enige wijziging die AMD heeft doorgevoerd en hoe weet jij dat een doorontwikkelde Crossbar alleen niet toereikend is. Misschien heeft AMD iets revolutionairs uitgevonden waardoor L3 misschien niet eens vereist is.
Ik weet het, wat ik zeg hoeft niet perse zo te zijn, maar wat jij zegt evenmin of werk jij bij AMD. Wanneer dat het geval is kan ik me niet voorstellen dat je geen NDA hebt hoeven tekenen.
Zijn we nu klaar? Ik heb namelijk alweer genoeg van je.
Ik weet niet hoor, echt vriendelijk kom je niet over. Wil je je gelijk halen op punten waar je nog niets over kunt zeggen omdat:
A:) Je niet in de toekomst kunt kijken
B:) Je vast geen medewerker van AMD bent en dus precies weet hoe de nieuwe CPU in elkaar zit.
C:) AMD vast niet alle informatie omtrent hun nieuwe CPU openbaar zal maken
Dus de ontwikkeling van Crossbar zelf ligt stil volgens jou. Hmm, niet dat ik weet hoor
Dat heb ik toch niet gezegd?
Ik zeg alleen dat er betere technologieen zijn om de cores te synchroniseren. De crossbar is daarnaast natuurlijk ook nog nuttig voor andere zaken.
Intel maakt de FSB toch ook nog steeds sneller?
Dus die L3 is echt niet de enige wijziging die AMD heeft doorgevoerd en hoe weet jij dat een doorontwikkelde Crossbar alleen niet toereikend is.
Dat heb ik hierboven uitgelegd. Dat jij het niet begrijpt wil niet zeggen dat mijn uitleg niet klopt.
Misschien heeft AMD iets revolutionairs uitgevonden waardoor L3 misschien niet eens vereist is.
Ten eerste geloof ik niet in sprookjes, en ten tweede, als dat zo geweest zou zijn, hadden ze die L3 er niet op gedaan, want dat maakt het een stuk lastiger en duurder om de CPU te fabriceren.
Ik weet niet hoor, echt vriendelijk kom je niet over.
Dat komt omdat ik schoon genoeg heb van Countess en z'n grote ongeinformeerde mond. Deze discussie heeft hij al vaker gevoerd, en toen beweerde hij andere dingen. Hij weet gewoon niet waar hij over praat, maar hij is wel arrogant genoeg om anderen te blijven 'corrigeren' met foute info.
A:) Je niet in de toekomst kunt kijken
Barcelona is al lang geen toekomst meer. Het ontwerp is al een tijdje af. De resterende problemen hebben met de productie te maken, en die staat verder los van dit onderwerp.
B:) Je vast geen medewerker van AMD bent en dus precies weet hoe de nieuwe CPU in elkaar zit.
C:) AMD vast niet alle informatie omtrent hun nieuwe CPU openbaar zal maken
Er is genoeg informatie vrijgegeven om precies te weten hoe de data-sharing in de processor werkt. Dit is ook noodzakelijk om programmeurs efficiente code te laten schrijven. Het is dan ook zeer gebruikelijk dat zowel AMD als Intel hun architectuur duidelijk documenteren, en dan vooral dit soort details als wanneer welke data op welke manier van core x naar core y verplaatst wordt etc.
Fijn, kunnen nu alle niet-programmeurs en niet-chipontwerpers zich er verder buiten laten? Ik word nogal ziek van die klok-en-klepelbrigade die hier op tweakers.net rondhangt.
De processors bieden ondersteuning voor HyperTransport 3.0 en hebben een ingebouwde ddr2/ddr3-geheugencontroller. Hoewel de processors backwards compatible zijn, geldt dat niet voor de moederborden: het is niet mogelijk om AM2- of AM2+-cpu's op een AM3-moederbord te gebruiken. De introductiesnelheid van dergelijke moederborden is daarom afhankelijk van de marktacceptatie van ddr3. De processorfamilie bestaat uit de quadcore Deneb en DenebFX, de dualcore Propus en Regor en de singlecore Sargas. AMD verwacht dat de 45nm-cpu's een half jaar na de introductie van de AM3-familie beter zullen verkopen dan zijn 65nm-processors. 
11:03
19:58
17:22
14:35
Door 
![[show]](http://tweakimg.net/g/if/comments/button_down.gif "Reactie uitklappen")
